Curs Proiectare în VerilogHDL.
Cap.I. Importanţa Verilog :
Proiectarea până la Verilog,
Soluţii cu VerilogHDL
Cap.II. Sisteme şi reprezentarea lor în Verilog
Anatomia sistemelor
Structura modulului
Tipuri de construcţii a modului
Cap.III. Semnale
Introducere în semnale
Semnale în Verilog
Semnale Externe
Cap.IV. Structura sistemelor
Primitive Verilog
Primitive definite de utilizator
Instanţe de modul
Cap.V. Specificaţii cu transformări cu semnale
Expresii
Operatori
Atribuirea continuă
Cap.VI. Abordarea comportamentală
Variabile şi parametri
Bazele comportamentale
Structuri complexe
Control comportamental avansat
Cap.VII. Trecând la ingineria reală
Task-uri şi funcţii,
Sinteza logică – principii,
Sinteza logică – tehnici
Niciun comentariu:
Trimiteți un comentariu